

DDR基础课程

第十节 - 总结

芯片马版权所有



目录

关注的问题

- 课程总结
- 问题回顾

课程总结

- DDR及DRAM的基本概念
- DRAM的特点，为什么DRAM是计算的核心影响之一



课程总结

- DDR接口协议， DFI接口协议







Table 1 — Pad Definition and Description			
Symbol	Type	Description	Note
CK_t, CK_c	Input	Clock: CK_t and CK_c are differential clock inputs. All Double Data Rate (DDR) Command/Address inputs are sampled on both crossing points of CK_t and CK_c. The first crossing point is the rising(falling) edge of CK_t (CK_c) and second crossing point is falling(rising) edge of CK_t (CK_c). Single Data Rate (SDR) inputs, CS is sampled on the crossing point that is the rising(falling) edge of CK_t (CK_c).	
CS	Input	Chip Select: CS is part of the command code and is sampled on the rising(falling) edge of CK_t (CK_c) unless the device is in power-down or Deep Sleep mode where it becomes an asynchronous signal.	
CA[6:0]	Input	Command/Address Inputs: CA signals provide the Command and Address input according to the Command Truth Table	
DQ[15:0]	I/O	Data Input/Output: Bi-direction data bus.	
WCK[1:0]_t WCK[1:0]_c	Input	Data Clocks: WCK_t and WCK_c are differential clocks used for WRITE data capture and READ data output.	
RDQS [1:0]_t , RDQS[1:0]_c	RDQS_t :I/O, RDQS_c :Output	Read Data Strobe: RDQS_t and RDQS_c are the differential output clock signals used to strobe data during a READ operation. And RDQS_t is also used as a Parity pin at Write with Link Protection enabled.	1
DMI[1:0]	I/O	Data Mask Inversion: DMI achieves multiple function such as Data Mask (DM), Data Bus Inversion (DBI), and Parity at read with ECC operation by setting the Mode Register and DMI is a bi-directional signal, and each byte of data has a DMI signal.	1
ZQ	Reference	ZQ: ZQ is used to calibrate the output drive strength and the termination resistance as calibration reference. There is one ZQ pad per die. The ZQ pin shall be connected to VDDQ through a 240Ω ±1% resistor.	
VDDQ, VDD1, VDD2H, VDD2L	Supply	Power Supplies: Isolated on the die for improved noise immunity.	
VSS	GND	Ground Reference: Power supply ground reference	
RESET_n	Input	RESET: When asserted LOW, the RESET_n signal resets the die. RESET_n is an asynchronous signal.	
NOTE 1 See Table 2 and Table 3, Per-Byte Signal List/Description, for multi-function definition for these pins.			





课程总结

- DDR子系统，DDR控制器，DDR PHY



Memory subsystem



上节课后问题解答

- 课后问题1: DFI接口用于连接DDR Controller与DDR PHY?
- 课后问题2: DFI接口上的phase用于解决频率差异的问题? 一般而言, DFI clock会使用相对于PHY Clock/DDR Clock比较低的频率。
- 课后问题3: PHY的用途包括1. 频率转换; 2. 数字信号转换为模拟信号, 并保证SI; 3. 支持初始化, Training, ReTrain等?
- 课后问题4: PHY做CA & DQ Training的目的是保证采样的有效性? 如果采样时钟与被采样信号没有有效对齐, 采样出来的信号可能不正确
- 课后问题5: PHY做ReTrain的目的是保证采样的有效性? 运行过程中, 温度如果发生了变化, 通路上的延迟也会跟着发生变化, 而变化的不统一会导致初始化Training中已经对齐的信号出现偏移。而为了解决这个偏移, 就需要ReTrain。
- 课后问题6: PHY对于ZQ Calibration的需求是1. 必须要做; 2. 随着温度变化还需要再做?
- 课后问题7: PHY的Training有hardware和software两种控制方式, 哪种更好? 为什么? 没有哪种更好。1. 两种方式不是绝对分开的, 也存在融合的方式; 2. 两种方式各有优势与劣势, hardware运行快但是不灵活, software运行慢但是灵活。

问题回顾

- 课后问题1: Apple M1芯片的DDR通道数为8? 其对应的DRAM类型为LPDDR4X? 最高速率为4266Mbps?最高总带宽为 $8 \times 16\text{bit} \times 4266\text{Mbps} = 68,256\text{MB/s}$?
- 课后问题2: “如果总带宽不足, 可以通过将Rank数翻倍, 从而将带宽翻倍”。以上说法是正确的吗? 错误。无论有多少个Rank, 都是share一个channel的, 那么只能提升容量, 提升不了带宽。如果要提升带宽, 则应当考虑提升速率或者通道数量。
- 课后问题3: “data rate指的是CK的频率的两倍”。以上说法是正确的吗? 错误。data rate指的是dq的频率, 也就是WCK频率的两倍。
- 课后问题4: “data rate指的是WCK的频率”。以上说法是正确的吗? 错误。data rate指的是dq的频率, 也就是WCK频率的两倍。
- 课后问题5: DMI信号应该与以下哪个时钟对齐? A. CK; B. WCK B。DMI信号与DQ信号一样, 为数据信号, 因此要与WCK对齐。
- 课后问题6: ZQ信号外接的电阻大小为240(DDR & LPDDR)/120(GDDR)欧?

问题回顾

- 课后问题1: WL和RL分别是Write Latency和Read Latency的缩写?
- 课后问题2: 对于同一个Rank而言, 发送Activate命令到发送Read之间的时间间隔为以下哪一个时序参数? A. tRRD; B. tRCD; C. tRAS; D. tRP; E. tRC **B.tRCD。**
- 课后问题3: 计算Activate的时序参数时, 应当从以下哪个位置作为标记计算? A. ACT1 Rising Edge; B. ACT1 Falling Edge; C. ACT2 Rising Edge; D. ACT2 Falling Edge **C. ACT2 Rising Edge。**
- 课后问题4: LPDDR5中CAS命令中与WCK2CK Sync有关的命令有4个? 分别为WCK2CK_Sync_Write/WCK2CK_Sync_Read/WCK2CK_Sync_Fast/WCK2CK_Sync_Off。? 他们的含义分别是___?
- 课后问题5: “WCK需要与CK完全对齐, 即WCK与CK之间不允许有phase mismatch”。以上说法是正确的吗? **错误。允许有mismatch, 但是要在一定的范围内, 范围是tWCK2CK(min)~tWCK2CK(max)。**
- 课后问题6: 要使得WCK2CK处于Sync状态, 有哪些方法? **WCK2CK_Sync_Write/Read; WCK2CK_Sync_Fast。**要使得WCK2CK处于Unsync状态, 有哪些方法? **等待WCK2CK的Sync状态Expire; WCK2CK_Sync_Off。**
- 课后问题7: “与Write操作不同, Read操作时需要的是rdqs, 不需要wck”。以上说法是正确的吗? **错误。rdqs的来源依旧是wck, 因此是需要wck的。**

问题回顾

- 课后问题1: “没有任何Training的情况下, 在任何情况下, DRAM一定不能正常工作”。(注: 开放性问题) 以上说法是正确的吗? **错误。在低频是有可能可以的。**
- 课后问题2: “ZQ Calibration对于DRAM和SoC都是必要的”。以上说法是正确的吗? **正确。两端都需要。**
- 课后问题3: “CBT与DQT的顺序是不能颠倒的”。以上说法是正确的吗? **正确。原因在于DQT需要高频CA。**
- 课后问题4: “Training主要是针对整个系统出厂时执行, 后续无需执行”。以上说法是正确的吗? **一般情况下错误。系统上电时需要进行Training。例外为one-store方案。**
- 课后问题5: “WCK2CK Training或许需要发送很多次WCK并得到Feedback才能完成”。以上说法是正确的吗? **正确。需要通过多次反馈来确定沿。**

问题回顾

- 课后问题1: “DDR不同于CPU, GPU等核心计算单元, 对于SoC的作用是辅助性的”。以上说法是正确的吗?
错误。DDR作为整个计算环节的关键路径之一, 对于整个SoC的性能起到至关重要的作用。
- 课后问题2: “DDR因为其对于SoC的关键作用, 其物理摆放位置通常也位于SoC的中心位置”。以上说法是正确的吗? 错误。DDR虽然起到了关键作用, 但因为其需要与片外DRAM进行互联, 所以在floorplan上通常位于边缘。
- 课后问题3: “DDR的组成部分通常包括DDR控制器和物理接口, 有时也包括微控制器用于控制DDR的状态”。以上说法是正确的吗? 正确。这里的微控制器主要用于配合整个DDR子系统工作。
- 课后问题4: DDR Controller与DDR PHY之间的接口为DFI接口?
- 课后问题5: DDR的主要功能目标一般包括以下哪些? (不定项选择) A. 将系统命令转换为DDR命令; B. 在系统的统一控制下进入低功耗状态; C. 向系统反馈DDR的中断与状态; D. 对图像进行处理; E. 进行卷积运算; F. 执行安全权鉴, 防止非安全访问。A, B, C, F。这里提到的D属于ISP的工作; E属于NPU的工作。

谢谢